VCXO и джиттер.
- Автор темы err_smart
Шляхов Илья
Местный
Если хотите хороший ЦАП, соберите для начала Линкс 7.2 и поимейте очень приличный прибор. Строить джиттероподавители дело весьма хлопотное и спорное 
.
.Скажем буфер фифо с сигналами о заполненности (пуст, меньше половины, половина, больше половины, полон). Этими сигналами управляем vcxo.
Источником у меня может быть только комп с USB девайсом PCM2707. На другое нет денег. Опыта прослушивания нормальной аппаратуры тоже нет так что не могу сказать какой джиттер меня устроит. Наверное просто движение вперед. (PCM2707 имеет джиттер около 2-3 нс :roll: ).
Мой набор микросхем - ad1851 для начала. Есть еще cs1816 PMD100 PCM63 AD811 OPA627. Качество компонентов определяет величину джиттера к которой нужно стремиться ?
Кварц на 45 МГц не подойдет для асинхронного реклока? Может в моем случае проще подключиться по SP-dif и включить CS 1816 в режим slave?
Источником у меня может быть только комп с USB девайсом PCM2707. На другое нет денег. Опыта прослушивания нормальной аппаратуры тоже нет так что не могу сказать какой джиттер меня устроит. Наверное просто движение вперед. (PCM2707 имеет джиттер около 2-3 нс :roll: ).
Мой набор микросхем - ad1851 для начала. Есть еще cs1816 PMD100 PCM63 AD811 OPA627. Качество компонентов определяет величину джиттера к которой нужно стремиться
?Кварц на 45 МГц не подойдет для асинхронного реклока? Может в моем случае проще подключиться по SP-dif и включить CS 1816 в режим slave?
так бы сразу и сказали. Только причем здесь именно VCXO? разве обычный генератор без подстройки частоты напряжением (причем ОЧЕНЬ небольшой подстройки) уже не подойдет? Тогда вопрос - чем не подойдет?
для начала тогда сделайте нормальный дельтасигмовый ЦАП на Ad1853 или РСМ1798. От него и танцуйте.
Просто вопрос джиттера - на самом деле один из последних при конструировании ЦАП, до тех пор пока ОСТАЛЬНАЯ схемотехника позволит реально услышать изменения от использования высокостабильного клока с малой вариацией Аллана.
Да, просто оно определяет порог разрешения системы.Мой набор микросхем - ad1851 для начала. Есть еще cs1816 PMD100 PCM63 AD811 OPA627. Качество компонентов определяет величину джиттера к которой нужно стремиться
[/QUOTE]
еще вопрос - что есть CS1816?
Я неясно представляю алгоритм работы буфера в случае переполнения или опустошения. Эту вещь наверное нужно делать на ПЛИС?
Уже сделал но конструкция "с потолка" плохой монтаж, не знал о существовании форумов на эти темы спросить было не у кого - моя первая конструкция с цапом PCM1738.
Ошибся с названием микросхемы - CS8416
Можно и на ПЛИС. В том числе. В FPGA, наверное, хватит и встроенной блочной памяти.
Вот я о чем и веду речь. До борьбы с джиттером нужно первоначально сделать нормальную конструкцию самого устройства, ибо, как я писал выше, влияние джиттера будет существенно меньше, чем все остальные моменты. Это может статься стрельбой из пушки по комарам.
Ну думаю во второй раз будет значительно лучше. Набор деталей неплохой если не считать небрендовые кондентсаторы. Монтаж уж я постараюсь сделать получше, опираясь на фото в том числе и Ваших конструкций.
Я подумал что vcxo вот например в таком варианте http://jos.vaneijndhoven.net/dac2/index.html это довольно просто повторить но нигде схем не нашел.
В общем, если с этим вариантом не получится интересует Ваше мнение что мне выбрать из двух вариантов CS8416 в slave или асинхронный реклок? Для реклока частоты 45 МГц недостаточно?
p.s. рад что Вы не держите на меня зла.
Я подумал что vcxo вот например в таком варианте http://jos.vaneijndhoven.net/dac2/index.html это довольно просто повторить но нигде схем не нашел.
В общем, если с этим вариантом не получится интересует Ваше мнение что мне выбрать из двух вариантов CS8416 в slave или асинхронный реклок? Для реклока частоты 45 МГц недостаточно?
p.s. рад что Вы не держите на меня зла.
Попробуйте сначала сделать просто НОРМАЛЬНУЮ конструкцию на AD1853 или на РСМ1794 (или иной)
сигнал принимайте по SPDIF. Асинхронный реклок поставьте, но предусмотрите возможность его устранения.
Все это послушайте и определитесь с дальнейшими действиями. Вполне может статься так, что при том источнике сигнала, который Вы предполагаете, этого окажется более, чем достаточно.
Прежде, чем что-то повторять, нужно сначала определиться, для чего ОНО нужно и нужно ли вообще.
Для начала я бы рекомендовал сделать с отключаемым асинхронным реклоком. Сравните с таковым и без такового.
Частоты 45...50МГц вполне достаточно, только не пропускайте через регистр мастерклок от SPDIF-приемника, это может вызывать сбои в работе ЦАП.
Вы же принесли извинения. Надеюсь, что они были искренними...
INDIGOtech
Местный
Конденсаторы в очень существенной степени определяют потенциал (и прайс тоже). Из копеечных Вам наверняка доступны Black Gate серии PK {1,3 евро 100*10v с пересылкой samodelka.ru }.
Если не пропускать мастерклок то какой смысл тогда в реклоке?
И говоря о кварце я имею ввиду кратный частоте 44100 (45158400). Если подключить источник со стабильной частотой могут быть биения?
Смысл в этом случае - только в реклоке сигнала LE, т.е. команды на преобразование. Именно джиттер данного сигнала определяет джиттериндуцированные искажения в ЦАПе. Мастерклок в случае работы дельтасигмовых ЦАП определяет работу модуляторов и природа влияния его джиттера совершенно другая.
Для асинхронного реклока нельзя ставить генераторы с близкими частотами к кратным рабочим. В идеальном случае отношение частоты генератора и частот пересинхронизируемых сигналов должно быть иррациональной дробью.
Для асинхронного реклока нельзя ставить генераторы с близкими частотами к кратным рабочим. В идеальном случае отношение частоты генератора и частот пересинхронизируемых сигналов должно быть иррациональной дробью.
Я нашел подходящую схему http://members.chello.nl/~m.heijligers/DAChtml/dactop.htm